MOS-Struktur
Das folgende Applet zeigt das Verhalten einer MOS-Struktur beim Anlegen unterschiedlicher Spannungen. Eine MOS-Struktur besteht aus einem Halbleiter (hier p-Typ) mit einer isolierenden Oxidschicht, auf der eine Metallelektrode aufgebracht ist. Zwischen der Metallelektrode (G) und dem Halbleiter (B) kann eine Spannung angelegt werden. Nach Vorgabe der Spannung werden die freien Ladungsträger innerhalb der Struktur und die Ladungsdichten dargestellt.
Man sieht:
- Bei negativen Spannungen zwischen Gate und Halbleitermaterial (UGB<0V) werden freie Ladungsträger (Löcher) aus dem p-dotierten Material von der negativen Elektrode angezogen, so dass eine Schicht positiver Ladung unterhalb des Gates entsteht. Auf dem Gate bildet sich eine entsprechende Gegenladung. Den sich einstellenden Zustand nennt man Akkumulation.
- Bei einer positiven Spannung am Gate (UGB>0V) wandern die freien Löcher von der positiven Elektrode weg. In dem ausgeräumten Gebiet verbleiben nur die (nicht gezeichneten) negativ ionisierten Dotierungsatome und es entsteht eine Raumladungszone. Diesen Zustand bezeichnet man als Verarmung.
- Wird die Spannung am Gate weiter erhöht, so dass schließlich die Einsatzspannung überschritten wird (UGB>Uth,n), werden Elektronen-Loch Paare generiert, wobei die positiven Löcher in das Substrat wandern, die negativen Elektronen jedoch von der positiven Elektrode angezogen werden, wo sie eine leitende Inversionsschicht bilden. Bei einem n-Kanal Feldeffekttransistor mit n-dotierten Source- und Drain-Anschlüssen stellt dieser Elektronen-Kanal eine leitende Verbindung zwischen Source und Drain dar: Ein Feldeffekttransistor leitet also, wenn die Gate-Source Spannung die Einsatzspannung überschreitet.